槽门铝合金门_干货｜射频电路设计要点

近几年来，由于蓝牙设备、无线局域网络(WLAN)设备，和移动电话的需求与发展，匆匆使业者越来越关注RF电路设计的技巧。
从过去到现在，RF电路板设计犹如电磁滋扰(EMI)问题一样，一贯是工程师们最难掌控的部份，乃至是梦魇。
若想要一次就设计成功，必须事先仔细方案和看重细节才能见效。

射频(RF)电路板设计由于在理论上还有很多不愿定性，因此常被形容为一种「玄色艺术」(black art) 。
但这只是一种以偏盖全的不雅观点，RF电路板设计还是有许多可以遵照的法则。
不过，在实际设计时，真正实用的技巧是当这些法则因各种限定而无法履行时，如何对它们进行折衷处理。
主要的RF设计课题包括：阻抗和阻抗匹配、绝缘层材料和层叠板、波长和谐波...等。

在 WiFi 产品的开拓过程中，射频电路的布线（RF Circuit Layout Guide）是极为关键的一个过程。
很多时候，我们可能在事理上已经设计的很完善，但是在实际的制板，上件过后创造很不理想，实际上这些都是布线（Layout）做的不足完善的缘故原由。
本文将以一个无线网卡的布线实例及本人的一点事情履历为大家讲解一下射频电路在布线中该当把稳的一些问题。

电路板的叠构（PCB Stack Up）

在进行布线之前，我们首先要确定电路板的叠构，就像盖屋子要先有屋子的墙壁。
电路板的叠构的确定与电路设计的繁芜度，电磁兼容的考虑等很多成分有关。
下图给出了四层板，六层板和八层板的常用叠构办法。

在无线网卡的PCB叠构中，基本上不会涌现单面板的情形，以是本文也不会对单面板的情形加以谈论。
两层板设计中该当把稳的问题。

在四层板的设计中，我们一样平常会将第二层作为完全的地平面，同时，也会把主要的旗子暗记线走在顶层（当然包括射频走线），以便于很好的掌握阻抗。
在六层板或者更多层板的设计中，我们同样会将第二层作为完全的地平面，然后在顶层走最主要的旗子暗记线。

PS：可以利用Polar打算单端阻抗与阻抗等，有些Layout软件自身就集成了阻抗打算器，如Allegro。

阻抗掌握

在我们进行事理设计与仿真之后，在Layout中很值得把稳的一件事情便是阻抗掌握。
众所周知，我们该当只管即便担保走线的特色是50欧姆，这紧张和线宽有关，在本实例中，是两层半，在Polar中采取Surface Coplanar Line模型进行阻抗的打算，我们可以得到一组比较空想的值：Height(H)=39.6mil,Track(W)=30mil,Track(W1)=30mil,Thickness=1OZ=1.4mil, Separation(S)=7mil, Dielectric(Er)=4.2，对应的特色阻抗是52.14欧姆，符合哀求。
如下图中高亮的线便是这样的一条射频走线。

射频元器件的摆放

相信做过射频设计的人都该当知道，我们该当尽可能的使走线的长度较短，元器件摆放的越紧凑越好（分外哀求除外），同时，也会尽可能的担保元器件的摆放对布线很有利（不要使走线绕来绕去的）。
如下图，是射频功率放大器（PA，Power Amplifier）的周围器件的摆放，我们看到，元器件之间的间隔很小。

射频走线该当把稳的问题

如前所述，射频走线的长度要只管即便短，线宽严格按照打算好的值去设定。
在走线是尤其要把稳的是，射频走线中不要有任何带有尖状的折点，在走线的迁移转变处，最好要用弧线来实现，如下图

其次，在多层板的走线中，有可能主要的射频线要产生不可避免的交叉，这时我们就要利用我们最不想利用的东西：过孔。
这样，会有部分射频旗子暗记线走到底层乃至中间层，但无论是哪一层，射频走线一定会有参考平面，这时一个值得把稳的问题便是不要跨层，或者说不要使地平面不连续。

过孔的放置

过孔的放置真的是一件比较繁芜的事情，本文只谈论那种接地的过孔。

首先，射频走线的阁下的地线最好能通过过孔打穿，接到底层或者中间层的地平面上，这样可以是任何干扰旗子暗记或者辐射有最短的到地的通路，但是，过孔与射频旗子暗记线的间隔又不能太近，否则会严重影响射频旗子暗记质量，在实际的设计过程中可灵巧把握，如下图，我们看到，高亮的旗子暗记线两层分布着很多过孔。

其次，在面积较大的地平面处，我们常日会放置很多的过孔用于连接不同层的地。
这在射频电路的布线中，要把稳的便是大过孔要没有规律的打，最好能弄成菱形的，这样可以最大限度的抑制各种滋扰。

2、射频电路电源设计把稳事变

（1）电源线是EMI 出入电路的主要路子。
通过电源线，外界的滋扰可以传入内部电路，影响RF电路指标。
为了减少电磁辐射和耦合，哀求DC-DC模块的一次侧、二次侧、负载侧环路面积最小。
电源电路不管形式有多繁芜，其大电流环路都要尽可能小。
电源线和地线总是要很近放置。

(2)如果电路中利用了开关电源，开关电源的外围器件布局要符合各功率回流路径最短的原则。
滤波电容要靠近开关电源干系引脚。
利用共模电感，靠近开关电源模块。

（3）单板上长间隔的电源线不能同时靠近或穿过级联放大器（增益大于45dB）的输出和输入端附近。
避免电源线成为RF旗子暗记传输路子，可能引起自激或降落扇区隔离度。
长间隔电源线的两端都须要加上高频滤波电容，乃至中间也加高频滤波电容。

（4）RF PCB的电源入口处组合并联三个滤波电容，利用这三种电容的各自优点分别滤除电源线上的低、中、高频。
例如：10uf，0.1uf，100pf。
并且按照从大到小的顺序依次靠近电源的输入管脚。

（5）用同一组电源给小旗子暗记级联放大器馈电，应该先从末级开始，依次向前级供电，使末级电路产生的EMI 对前级的影响较小。
且每一级的电源滤波至少有两个电容：0.1uf，100pf。
当旗子暗记频率高于1GHz时，要增加10pf滤波电容。

（6）常用到小功率电子滤波器，滤波电容要靠近三极管管脚，高频滤波电容更靠近管脚。
三极管选用截止频率较低的。
如果电子滤波器中的三极管是高频管，事情在放大区，外围器件布局又不合理，在电源输出端很随意马虎产生高频振荡。
线性稳压模块也可能存在同样的问题，缘故原由是芯片内存在反馈回路，且内部三极监工作在放大区。
在布局时哀求高频滤波电容靠近管脚，减小分布电感，毁坏振荡条件。

（7）PCB的POWER部分的铜箔尺寸符合其流过的最大电流，并考虑余量（一样平常参考为1A/mm线宽）。

（8）电源线的输入输出不能交叉。

(9)把稳电源退耦、滤波，防止不同单元通过电源线产生滋扰，电源布线时电源线之间应相互隔离。
电源线与其它强滋扰线（如CLK）用地线隔离。

（10）小旗子暗记放大器的电源布线须要地铜皮及接地过孔隔离，避免其它EMI滋扰窜入，进而恶化本级旗子暗记质量。

（11）不同电源层在空间上要避免重叠。
紧张是为了减少不同电源之间的滋扰，特殊是一些电压相差很大的电源之间，电源平面的重叠问题一定要设法避免，难以避免时可考虑中间隔地层。

（12）PCB板层分配便于简化后续的布线处理，对付一个四层PCB板(WLAN中常用的电路板)，在大多数运用中用电路板的顶层放置元器件和RF引线，第二层作为系统地，电源部分放置在第三层，任何旗子暗记线都可以分布在第四层。

第二层采取连续的地平面布局对付建立阻抗受控的RF旗子暗记通路非常必要，它还便于得到尽可能短的地环路，为第一层和第三层供应高度的电气隔离，使得两层之间的耦合最小。
当然，也可以采取其它板层定义的办法(特殊是在电路板具有不同的层数时)，但上述构造是经由验证的一个成功范例。

（13）大面积的电源层能够使Vcc布线变得轻松，但是，这种构造常常是引发系统性能恶化的导火索，在一个较大平面上把所有电源引线接在一起将无法避免引脚之间的噪声传输。
反之，如果利用星型拓扑则会减轻不同电源引脚之间的耦合。

上图给出了星型连接的Vcc布线方案，该图取自MAX2826 IEEE 802.11a/g收发器的评估板。
图中建立了一个主Vcc节点，从该点引出不同分支的电源线，为RF IC的电源引脚供电。
每个电源引脚利用独立的引线在引脚之间供应了空间上的隔离，有利于减小它们之间的耦合。
其余，每条引线还具有一定的寄生电感，这恰好是我们所希望的，它有助于滤除电源线上的高频噪声。

利用星型拓扑Vcc引线时，还有必要采纳适当的电源去耦，而去耦电容存在一定的寄生电感。
事实上，电容等效为一个串联的RLC电路，电容在低频段起主导浸染，但在自激振荡频率(SRF)：

之后，电容的阻抗将呈现出电感性。
由此可见，电容器只是在频率靠近或低于其SRF时才具有去耦浸染，在这些频点电容表现为低阻。

给出了不同容值下的范例S11参数，从这些曲线可以清楚地看到SRF，还可以看出电容越大，在较低频率处所供应的去耦性能越好(所呈现的阻抗越低)。

在Vcc星型拓扑的主节点处最好放置一个大容量的电容器，如2.2μF。
该电容具有较低的SRF，对付肃清低频噪声、建立稳定的直流电压很有效。
IC的每个电源引脚须要一个低容量的电容器(如10nF)，用来滤除可能耦合到电源线上的高频噪声。
对付那些为噪声敏感电路供电的电源引脚，可能须要外接两个旁路电容。
例如：用一个10pF电容与一个10nF电容并联供应旁路，可以供应更宽频率范围的去耦，只管即便肃清噪声对电源电压的影响。
每个电源引脚都须要负责考验，以确定须要多大的去耦电容以及实际电路在哪些频点随意马虎受到噪声的滋扰。

良好的电源去耦技能与严谨的PCB布局、Vcc引线(星型拓扑)相结合，能够为任何RF系统设计奠定稳固的根本。
只管实际设计中还会存在降落系统性能指标的其它成分，但是，拥有一个“无噪声”的电源是优化系统性能的基本要素.

3、射频PCB设计的EMC规范

1 层分布

1.1 双面板，顶层为旗子暗记层，底面为地平面。

1.2 四层板，顶层为旗子暗记层，第二层为地平面，第三层走电源、掌握线。
分外情形下（如 射频旗子暗记线要穿过屏蔽壁），在第三层要走一些射频旗子暗记线。
每层均哀求大面积敷地。

1.2 四层板，顶层为旗子暗记层，第二层为地平面，第三层走电源、掌握线。
分外情形下（如 射频旗子暗记线要穿过屏蔽壁），在第三层要走一些射频旗子暗记线。
每层均哀求大面积敷地。

2 接地

2.1 大面积接地 为减少地平面的阻抗，达到良好的接地效果，建议遵守以下哀求：a) 射频 PCB 的接地哀求大面积接地；b) 在微带印制电路中，底面为接地面，必须确保光滑平整；c) 要将地的打仗面镀金或镀银，导电良好，以降落地线最抗；d) 利用紧固螺钉，使其与屏蔽腔体紧密结合，紧固螺钉的间距小于λ/20（依详细情 况而定）。

2.2 分组就近接地 按照电路的构造分布和电流的大小将全体电路分为成相对独立的几组，各组电路就 近接地形成回路，要调度各组内高频滤波电容方向，缩小电源回路。
把稳接地线要短而直， 禁止交叉重叠，减少公共地阻抗所产生的滋扰。

2.3 射频器件的接地 表面贴射频器件和滤波电容须要接地时，为减少器件接地电感，哀求：a) 至少要有 2 根线接铺地铜箔；b) 用至少 2 个金属化过孔在器件管脚旁就近接地。
c) 增大过孔孔径和并联多少过孔。
d) 有些元件的底部是接地的金属壳，要在元件的投影区内加一些接地孔，表面层 不得布线。

2.4 微带电路的接地 微带印制电路的终端单一接地孔直径必须大于微带线宽，或采取终端大量成排密布小孔 的办法接地。

2.5 接地工艺性哀求

a) 在工艺许可的条件下，可缩短焊盘与过孔之间的间隔；

b) 在工艺许可的条件下，接地的大焊盘可直接盖在至少 6 个接地过孔上（详细数量因 焊盘大小而异）；

c) 接地线须要走一定的间隔时，应缩短走线长度，禁止超过λ/20，以防止天线效应 导致旗子暗记辐射；

d) 除分外用场外，不得有伶仃铜箔，铜箔上一定要加地线过孔；

e) 禁止地线铜箔上伸出终端开路的线头。

3 屏蔽

3.1 射频旗子暗记可以在空气介质中辐射。
空间间隔越大，事情频率越低，输入输出真个寄 生耦合就越小，隔离度则越大。
PCB 范例的空间隔离度约为 50dB。

3.2 敏感电路和强烈辐射源电路要加屏蔽，但如果设计加工有难度时（如空间或本钱限 制等），可不加，但要做试验终极决定。
这些电路有：

a) 吸收电路前端是敏感电路，旗子暗记很小，要采取屏蔽。

b) 对射频单元和中频单元须加屏蔽。
吸收通道中频旗子暗记会对射频旗子暗记产生较大滋扰， 反之，发射通道的射频旗子暗记对中频旗子暗记也会造成辐射滋扰。

c) 振荡电路：强烈辐射源，对本振源要单独屏蔽，由于本振电平较高，对其他单元形 成较大的辐射滋扰。

d) 功放及天馈电路：强烈辐射源，旗子暗记很强，要屏蔽。

e) 数字旗子暗记处理电路：强烈辐射源，高速数字旗子暗记的陡峭的高下沿会对仿照的射频信 号产生滋扰。

f) 级联放大电路：总增益可能会超过输出到输入真个空间隔离度，这样就知足了振荡 条件之一，电路可能自激。
如果腔体内的电路同频增益超过 30－50dB，必须在 PCB 板 上焊接或安装金属屏蔽板，增加隔离度。
实际设计时要综合考虑频率、功率、增益情形 决定是否加屏蔽板。

g) 级联的滤波、开关、衰减电路：在同一个屏蔽腔内，级联滤波电路的带外衰减、级 联开关电路的隔离度、级联衰减电路的衰减量必须小于 30－50dB。
如果超过这个值， 必须在 PCB 板上焊接或安装金属屏蔽板，增加隔离度。
实际设计时要综合考虑频率、功 率、增益情形决定是否加屏蔽板。

h) 收发单元混排时应屏蔽。

i) 数模混排时，对时钟线要包地铜皮隔离或屏蔽。

4 屏蔽材料和方法

4.1 常用的屏蔽材料均为高导电性能材料，如铜板、铜箔、铝板、铝箔。
钢板或金属镀 层、导电涂层等。

4.2 静电屏蔽紧张用于防止静电场和恒定磁场的影响。
应把稳两个基本要点，即完善的 屏蔽体和良好的接地性。

4.3 电磁屏蔽紧张用于防止交变磁场或交变电磁场的影响，哀求屏蔽体具有良好的导电 连续性，屏蔽体必须与电路接在共同的地参考平面上，哀求 PCB 中屏蔽地与被屏蔽电路地要 只管即便的靠近。

4.4 对某些敏感电路，有强烈辐射源的电路可以设计一个在 PCB 上焊接的屏蔽腔，PCB 在 设计时要加上“过孔屏蔽墙”，便是在 PCB 上与屏蔽腔壁紧贴的部位加上接地的过孔。
哀求 如下：

a) 有两排以上的过孔；

b) 两排过孔相互错开；

c) 同一排的过孔间距要小于λ/20；

d) 接地的 PCB 铜箔与屏蔽腔壁压接的部位禁止有阻焊。

4.5 射频旗子暗记线在顶层穿过屏蔽壁时，要在屏蔽腔相应位置开一个槽门，门高大于 0.5mm, 门宽要担保安装屏蔽壁后旗子暗记线与屏蔽体间的间隔大于 1mm。

5 屏蔽罩设计

5.1 金属屏蔽腔的基本构造

5.1.1 此类屏蔽罩被广泛利用，如图 27。
材料一样平常为薄的铝合金，制造工艺一样平常采取冲 压折弯或压力铸造工艺，这种屏蔽罩有较多的螺钉孔，便于螺钉固定。
部分需铝合金盖子和 吸波材料增强屏蔽性能。
射频 PCB 需装在屏蔽腔内，要选择得当的屏蔽腔尺寸，使其最低 谐振频率远高于事情频率，最好 10 倍以上，详见附录 G“金属屏蔽腔的尺寸设计”。

5.1.2 屏蔽腔的高度一样平常为第一层介质厚度 15－20 倍或以上，在屏蔽腔面积一定时，要 提高屏蔽腔的最低谐振频率，需增加长宽比，避免正方形的腔体，如图 。

5.2 金属屏蔽腔对 PCB 布局的工艺哀求

5.2.1 屏蔽罩与 PCB 板打仗的罩体设计时应考虑 PCB bottom 面的器件高度，特殊是插 件器件引脚伸出的高度。

5.2.2 需考虑螺丝禁布区的大小，防止组装时破坏表层线路或器件。
射频功放板由于结 构尺寸的限定，其单板尺寸相对较小，故一样平常哀求螺钉安装空间（禁布区）至少在安装孔焊 盘外侧。
螺钉安装空间见表 5

.5.2.3 金属屏蔽罩自身本钱和装置本钱很贵，并且形状不规则的金属屏蔽罩在制造时很 难担保高精度和高平整性，又使元器件布局受到一些限定；金属屏蔽罩不利于元器件改换和 故障定位。

5.2.4 尽可能担保屏蔽罩的完全非常主要，进入金属屏蔽罩的数字旗子暗记线该当尽可能走 内层，RF 旗子暗记线可以从金属屏蔽罩底部的小缺口和地缺口处的布线层上走出去，不过缺口 处周围要尽可能地多布一些地，不同层上的地可通过多个过孔连在一起。

5.2.5 为担保装置和返修，金属屏蔽罩周围５ｍｍ范围内不能有超过其高度的器件，Chip 鄙吝件到屏蔽罩的间隔该当２ｍｍ以上，其它器件间隔哀求３ｍｍ以上，并且放置朝向最好 符合方便维修方向。

5.2.6 金属屏蔽罩内部不能有超过其高度的器件，并且器件顶部到屏蔽罩面的间隔要符 合安全规范哀求。

5.2.7 需考虑 SMA 微带插座与 PCB 板打仗时的高度匹配，否则焊接可靠性存在影响。
如图29所示，设计时须考虑PCB板厚的公差（±10%），金属屏蔽腔的加工偏差(±0.05mm)。
建议 SMA 微带插座与 PCB 板的高度间隙不超过 0.5mm，插座与焊盘不许可有明显偏差。

5.2.8 由于功放板设计的分外情形，容许 2 块单板之间旗子暗记穿过屏蔽罩，并用飞线连接， 如图

4、射频走线与地

举个例子来说吧。
我们将对多层电路板进行射频线仿真，为了更好的做出比拟，将仿真的PCB分为表层铺地前的和铺地后的两块板分别进行仿真比拟;表层未铺地的PCB文件如下图1所示(两种线宽):

图1a：线宽0.1016 mm的射频线(表层铺地前)

图1b：线宽0.35 mm的射频线(表层铺地前)

首先将线宽不同的两块板(表层铺地前)由ALLEGRO导入SIWAVE，在目标线上加入50Ω端口。
针对不同线宽0.1016mm和0.35mm， 我们的仿真结果如图2所示，图中显示的曲线是S21，仿真频率范围为800MHz-1GHz。

图2a：表层未铺地的S21 (线宽0.1016mm)

图2b：表层未铺地的S21 (线宽0.35mm)

由图中可以看到，在800MHz-1GHz的范围内，仿真的数据展示为小数点后一到两位的数量级，0.35mm的损耗要比0.1016mm的线小一个数量 级，这是由于0.35mm的线宽在该板的层叠条件下其特色阻抗靠近50Ω。
因此间接验证了我们所做的阻抗打算(用线宽约束)是有一定浸染的。

接下来我们做了表层铺地后的同样的仿真(800MHz-1GHz)，导入的PCB文件如下图。

图3a：0.1016 mm的射频线(表层铺地)

图3b：0.35 mm的射频线(表层铺地)

图3：表层铺过地后的PCB

仿真结果如下图:

图4a：表层铺地后的S21 (0.1016mm)

图4b：表层铺地后的S21 (0.35mm)

图4：表层铺过地后的S21

由图中看到，仿真的数据显示，该传输线的线损已经是1-2 dB的数量级了，当然0.35 mm的损耗要明显小于0.1016 mm的。
其余一个明显的征象是相对付未铺地的仿真结果，随着频率由800MHz到1GHz的增加，损耗趋大。

我们可以从仿真的结果中得到这样一个结果：

1.射频走线最好按50欧姆走，可以减小线损; 2.表层的铺地事实上是将一部分RF旗子暗记能量耦合到了地上，造成了一定的损耗。
因此PCB表层的铺地该当有所讲究。
只管即便阔别RF线。
工程履历是大于1.5倍的线宽。

【5】设计checklist

1

ESD防护元件直接放在主旗子暗记路径上。

2

模块分腔屏蔽合理，己关注腔体自谐振频率。

3

屏蔽墙及内倒角位置的顶面是布局、布线、旗子暗记过孔禁布区。

4

匹配元件靠近干系的RF器件端口布局

5

已考虑热设计，担保热量不集中，散热随意马虎。

6

RF主旗子暗记流一字布局，如果受空间限定，不能一字布局时，可以采取L形布局，慎用U形布局。

7

对绕线电感的布局必须要担保相邻电感的磁力线相互垂直，对印制线类电感（LTCC工艺）如做不到磁力线相互垂直，该当阔别放置。

8

分立元件构成的组合电路，不被其它元件或传输线打散，例如电阻衰减器的三个电阻布局相互靠近。
滤波器电路要一壁布局，并且不能被其它传输线打散。

9

高中低频组合滤波，高频小容量滤波电容最靠近器件管脚。

10

PCB螺钉数量和布局合理。

11

功放PCB开窗综合考虑了安装余量和电气性能。

12

功放可变电容、隔直电容位置己按事理图设计者哀求布局。

13

元件离屏蔽壁间距符合哀求，考虑了偏差。

14

射频PCB的输入输出和其它部分的接口是否知足设计哀求。

15

在正常事情或测试环境下，没有Stub。

17

数字芯片PWM调制输出直流的RC滤波电路，放置在数字芯片侧。

18

腔内同频增益超过40dB级联放大电路需进行了分腔。
例如：吸收通道的增益一样平常会很大，须要进行分腔

19

级联衰减电路的衰减量大于40dB的电路需进行分腔。

20

级联滤波电路的带外衰减和级联开关电路的隔离度大于40dB，则须要分腔。

21

射频电源的分配一样平常按照就近供电的原则，以免相互之间产生滋扰。
同时，在不同芯片共用同一个电源芯片时，要把稳芯片之间是否会通过电源产生滋扰。

22

电源的摆放位置是否得当，要担保输入输出电源线不能交叉，走线间隔最短。

23

电源输入口的滤波电容是否靠近输入管脚，并且按照从大到小的顺序排列，容值最小的电容最靠近电源的输入管脚。

24

器件DATASHEET上有分外哀求的布局是否知足。

1

布RF线须要进行掌握走线阻抗，将它们布得尽可能直接，这样可以减小损耗和不期望得到的耦合。

2

微带线下方须要连续的地，同样的，带状线上方和下方也须要连续的地；地平面不仅供应须要的回路，还可以将旗子暗记跟其它旗子暗记层隔离；

3

长的、没有屏蔽的走线，如RF前真个连线须要用带状线，这样有利于利用固有的屏蔽。

4

避免在内层和外层多次来回走线；

5

当RF旗子暗记线在不同层之间过渡时，过孔须要阔别潜在的滋扰电路、走线及过孔（比如数字掌握线、时钟、电源等）；确保射频过孔和滋扰路径之间铺地并加地过孔，起隔离浸染。

6

时钟线、数据线、掌握线之间的间隔需知足3W原则。
如果空间许可，只管即便拉开线间间隔。

7

走线要最短，不能闭环，不能有锐角和直角。

8

晶振表面以下不能有过孔和走线。
频综、pll滤波器件、VCO、滤波器和电感下表面不能走线。

9

仿照旗子暗记与数字旗子暗记，电源线与掌握旗子暗记线，弱旗子暗记与其他任何旗子暗记须要分层（最好有地隔离）或相距较远走线。
如果分层相邻层的线与线之间不能并行走线，最好垂直走线。
如果没有分层线间的间隔是要知足隔离度的哀求，至少知足线距大于3W。

10

射频敏感旗子暗记不能靠近强辐射旗子暗记。

11

差分旗子暗记线需对称走线，线长相差不能超过100mil，差分线对间的间距需知足3W规则。

12

输入输出阻抗不是50欧姆的器件，输入输出阻抗线需知足阻抗匹配哀求。

13

在事理图中，有分外哀求的阻抗线需知足事理图的设计哀求。

14

不同单元电源线布线时，电源线之间需相互隔离，以免各单元电路通过电源相互滋扰。

15

不同电源层在空间上不能重叠，如果重叠须要有地层隔离。

16

电源的走线线宽要知足电流的通流量哀求。
（一样平常参考为1A/mm线宽）

17

RF旗子暗记布线周围如果存在其它RF旗子暗记线，在两者之间需辅地铜皮，并打地过孔。

18

电源部分导线印制线在层间转接的过孔数符合通过电流的哀求（1A/Ф0.3mm孔）。

19

RF旗子暗记布线周围如果存在其它不干系的非RF旗子暗记（如过路电源线），在两者之间需辅地铜皮，并打地过孔。

20

小旗子暗记放大器的电源布线须要地铜皮及接地过孔隔离，避免其它EMI滋扰窜入，进而恶化本级旗子暗记质量。

21

接地线要短而直，减少分布电感，减小公共地阻抗所产生的滋扰。

22

RF 主旗子暗记路径上的接地器件和电源滤波电容须要接地时，为减鄙吝件接地电感，哀求就近接地。

23

有些元件的底部是接地的金属壳，要在元件的投影区内加一些接地孔，投影区内的表面层不得布旗子暗记线和过孔；

24

接地线须要走一定的间隔时，应加粗走线线宽、缩短走线长度，禁止靠近和超过1/4导引波长，以防止天线效应导致旗子暗记辐射；

25

除分外用场外，不得有伶仃铜皮，铜皮上一定要加地线过孔。

26

对某些敏感电路、有强烈辐射源的电路分别放在屏蔽腔内，装置时屏蔽腔压在PCB表面。
PCB在设计时要加上“过孔屏蔽墙”，便是在PCB上与屏蔽腔壁紧贴的部位加上接地的过孔。
要有两排以上的过孔，两排过孔相互错开，同一排的过孔间距在100mils旁边。

27

一些RF器件封装较小，SMD焊盘宽度可能小至12mils，而RF旗子暗记线宽可能达50mils以上，要用渐变线，禁止线宽突变，且过渡部分的线不宜太长。

28

当50欧细微带线上有大焊盘时，大焊盘相称于分布电容，毁坏了微带线的特性阻抗连续性。
需将焊盘下方的地平面挖空，来减小焊盘的分布电容。
并通过软件仿真，担保阻抗为50欧姆。

29

过孔是引起RF 通道上阻抗不连续性的主要成分之一，如果旗子暗记频率大于1GHz，就要考虑过孔的影响。
详细情形需用HFSS和Optimetrics进行优化仿真。

1

数据、时钟、使能线不能在数字频率合成器芯片、晶体、晶振、变压器、光耦、电源模块等器件底部表面层走线。

2

频综的电源线要和其他滋扰旗子暗记进行隔离，以免影响频综的相位噪声和杂散。

3

环路滤波器的布局要同层布局，并且构造紧凑，靠近干系的滤波管脚，在滤波器的下表面不能走线。

4

VCO的电源和掌握电压，要和其它滋扰旗子暗记进行隔离。

5

VCO和频综下面不能走线。

6

频综的数据、时钟、使能旗子暗记之间的间隔要知足至少3W的间距。
如果分层布线，不能平行重叠走线。

1

参考源的参考输入旗子暗记，是从中频送过来的，走线一定要短，不能对其它电路有影响。

2

数据、时钟、使能旗子暗记之间的间隔要知足至少3W的间距。
如果分层布线，不能平行重叠走线。

4

VCO的电源和掌握电压，要和其它滋扰旗子暗记进行隔离。

5

参考源的输出电路要和其它旗子暗记进行隔离。

1

LNA的输入旗子暗记线要越短越好。
减小线损，增强吸收通道的灵敏度。

2

LNA的匹配电路要靠近相应的管脚放置。

3

射频前真个ESD防护电路，一定要放在射频旗子暗记的主干线上，以防降落防护等级。

1

小旗子暗记放大器的电源布线须要地铜皮及接地过孔隔离，避免其它EMI滋扰窜入，进而恶化本级旗子暗记质量。

2

单片放大器偏置电感的焊盘也最好放在RF旗子暗记线上，如果空间紧张也可通过12mil高阻线与RF旗子暗记线相连 。

3

当同一电源给两级放大器同时供电时，电源要从后级向前级供电，以免末级放大电路影响前级。

4

小旗子暗记放大器的电源地回路要小，电容接地要短而直，减小公共地阻抗所产生的滋扰。

1

滤波器的匹配元件要靠近相应的管脚。

2

当滤波器的输入输出管脚为大焊盘时，为了担保阻抗的连续性，须要将其下面的层挖空。
需通过仿真软件打算详细的阻抗值。

3

当滤波器底部是金属外壳与接地脚相连，器件的元件面投影区是禁布区，不能布微带线和过孔，

1

要把稳混频器的外围器件该当按照DATASHEET的哀求布局。

2

对付集成双平衡混频器，扼流电感和隔离电感一定要阔别，并且垂直放置。

3

对付集成双平衡混频器，隔离电感的接地必须充分，只管即便在附近多打地孔。

4

对付集成双平衡混频器，两个扼流电感要保持对称平行放置

1

I/Q是两对差分线对，这两对差分线对间的间距知足3W规则，并且中间要加地孔隔离。

2

I/Q分别是两对差分线对，这两对差分线要并行走线，不能交叉走线。

3

两对差分线线长相差不能超过100mil。

4

差分线走线过孔不能超过4个。

1

电源线是EMI 出入电路的主要路子。
通过电源线，外界的滋扰可以传入内部电路，影响RF电路指标。
为了减少电磁辐射和耦合，哀求DC-DC模块的一次侧、二次侧、负载侧环路面积最小。
电源电路不管形式有多繁芜，其大电流环路都要尽可能小。

2

单板上长间隔的电源线不能同时靠近或穿过级联放大器（增益大于45dB）的输出和输入端附近。
避免电源线成为RF 旗子暗记传输路子，可能引起自激或降落扇区隔离度。
长间隔电源线的两端都须要加上高频滤波电容，乃至中间也加高频滤波电容。

3

RF PCB的电源入口处组合并联三个滤波电容，利用这三种电容的各自优点分别滤除电源线上的低、中、高频。
例如：10uf，0.1uf，100pf。
并且按照从大到小的顺序依次靠近电源的输入管脚。

4

用同一组电源给小旗子暗记级联放大器馈电，应该先从末级开始，依次向前级供电，使末级电路产生的EMI 对前级的影响较小。
且每一级的电源滤波至少有两个电容：0.1uf，100pf。
当旗子暗记频率高于1GHz时，要增加10pf滤波电容。

5

不同电源层在空间上要避免重叠。
紧张是为了减少不同电源之间的滋扰，特殊是一些电压相差很大的电源之间，电源平面的重叠问题一定要设法避免，难以避免时可考虑中间隔地层。

6

电源部分导线印制线在层间转接的过孔数符合通过电流的哀求（1A/Ф0.3mm孔）。

7

PCB的POWER部分的铜箔尺寸符合其流过的最大电流，并考虑余量（一样平常参考为1A/mm线宽）。

8

电源线的输入输出不能交叉。

1

电源印制导线在层间转接的过孔数符合通过电流的哀求（1A/Ф0.3孔）

2

PCB的POWER部分的铜箔尺寸符合其流过的最大电流，并考虑余量（一样平常参考为2A/mm线宽）

3

单板上高温元器件的防护和热处理方法合理（类似加热器件的高温元器件处理）

4

较大面积可触及导电零部件外壳与地连接（如DC/DC外壳、屏蔽盒）

5

较大体积零件的固定孔及安装后的电气间隙和在印制板上的爬电间隔符合安规哀求。
（如DC/DC外壳、屏蔽盒）

6

屏蔽盒固定后，与其它接插件等带能量危险或与危险电压电极的电气间隙达到安规哀求；固定螺钉及垫片在印制板上爬电间隔符合哀求。

7

-48V输入印制线位于重叠位置，层间间隔没有小于0.1mm。

8

PCB电源部分的连接器有防止反插方法

9

DC/DC的输入/输出印制线，不与DC/DC模块在同一面（贴装DC/DC除外，无台阶的DC/DC外壳会与印制线的电气间隙不足，乃至会依赖阻焊剂绝缘）

10

功放输出口有保护电路（如环行器等）担保不会过功率引发过热或燃烧事宜

11

防雷击连接器与气体放电管及保护二极管之间的布线要只管即便粗，并且其布线到地的间隔要大于80mil以上。

一、布局把稳事变

（1） 构造设计哀求 在 PCB 布局之前须要弄清楚产品的构造。

构造须要在 PCB 板上表示出来。
比如腔壳的外边厚度大小，中间隔腔的厚度大小， 倒角半径大小和隔腔上的螺钉大小等等(换句话说，构造设计是根据 完成后的 PCB 上所画的轮廓（构造部分）进行详细设计的)。
一样平常情 况，外边腔厚度为 4mm；内腔宽度为 3mm；点胶工艺的为 2mm；倒角 半径 2.5mm。
以 PCB 板的左下角为原点，隔腔需在栅格 0.5 的整数倍， 最少须要做到栅格为 0.1 的整数倍。
这样有利于构造加工商进行加工， 偏差掌握比较精确些。
当然，这须要根据客户的哀求来设计。

下图所示为 PCB 设计完成后的构造轮廓图：

（2） 布局哀求 布局优先对射频链路进行布局，然后对其它电路进行布局。
A 射频链路布局把稳事变 完备根据事理图的先后顺序（输入到输出，包括每个元件的先后 位置和元件与元件之间的间距都有讲究的。
有的元件与元件之间间隔 不宜过大，比如π 网。
）进行布局，布局成“一”字形或者“L”形。
在实际的射频链路布局中，因受产品的空间限定，不可能完备实 现，这就迫使我们将布局成“U”形。
布局成 U 形并不是不可以，但 须要在中间加隔腔将其旁边进行隔离，做好屏蔽。

还有一种在横向也须要添加隔腔。
即，用隔腔把一字形旁边进行 隔离。
这紧张是由于须要隔离部分非常敏感或易滋扰其它电路；其余， 还有一种可能便是一字形输入端到输出端这段电路的增益过大，也需 要用隔腔将其分开（若增益过大，腔体太大，可能会引起自激。
）。

B 芯片外围电路布局 射频器件外围电路布局严格参照 datasheet 上面的哀求进行布 局，受空间限定可以进行调度；数字芯片外围电路布局就不多讲了。

二、 布线把稳事变

根据 50 欧姆阻抗线宽进行布线，只管即便从焊盘中央出线，线成直 线，只管即便走在表层。
在须要拐弯的地方做成 45 度角或圆弧走线，推 荐在电容或电阻两边进行拐弯。
如果碰着器件走线匹配哀求的，请严 格按照 datasheet 上面的参考值长度走线。
比如，一个放大管与电容 之间的走线长度(或电感之间的走线长度)哀求等等。

在进行 PCB 设计时，为了使高频电路板的设计更合理，抗滋扰性能更 好，应从以下几方面考虑（通用做法）：

（1） 合理选择层数 在 PCB 设计中对高频电路板布线时，利用中间内层平面作为电源和 地线层，可以起到屏蔽的浸染，有效降落寄生电感、缩短旗子暗记线长度、 降落旗子暗记间的交叉滋扰。

（2） 走线办法 走线必须按照 45°角拐弯或圆弧拐弯，这样可以减小高频信 号的发射和相互之间的耦合。

（3） 走线长度 走线长度越短越好，两根线并行间隔越短越好。

（4） 过孔数量 过孔数量越少越好。

（5） 层间布线方向 层间布线方向该当取垂直方向，便是顶层为水平方向，底层为 垂直方向，这样可以减小旗子暗记间的滋扰。

（6） 敷铜 增加接地的敷铜可以减小旗子暗记间的滋扰。

（7） 包地 对主要的旗子暗记线进行包地处理，可以显著提高该旗子暗记的抗滋扰 能力，当然还可以对滋扰源进行包地处理，使其不能滋扰其他 旗子暗记。

（8） 旗子暗记线 旗子暗记走线不能环路，须要按照菊花链办法布线。

三、 接地处理

（1）射频链路接地 射频部分采取多点接地方式进行接地处理。
射频链路铺铜间隙一样平常 30mil 到 40mil 用的比较多。
两边都须要打接地孔，且间距只管即便保持 同等。
射频通路上对地电容电阻的接地焊盘，只管即便就近打接地孔。
器 件上的接地焊盘都须要打接地过孔。

（2）腔壳接地孔 为了让腔壳与 PCB 板之间更好的打仗。
一样平常打两排接地孔且交错方 式放置，如图 06 所示。
PCB 隔腔上须要开窗，如图 07 所示。
PCB 底 层接地铜皮与底板打仗的地方都须要开窗处理，使其更好的打仗。
如 图 08 所示（PCB 板的上半部分与底座打仗）：

PCB 隔腔接地过孔图

PCB 隔腔开窗图

PCB 底层开窗图

（3）螺钉放置（须要理解构造知识） 为了使 PCB 与底座和腔壳之间有更紧密的打仗（更好的屏蔽） 须要在 PCB 板上放置螺钉孔位置。
PCB 与腔壳之间螺钉放置方法：隔腔每个交叉的地方放置一个螺 钉。
在实际设计中，比较难实现，可以根据模块电路功能进行适当调 整。
但不管若何，腔壳四个角上必须都有螺钉。

腔壳螺钉图

PCB 与底座之间的螺钉放置方法：腔壳中的每个小腔内都须要有 螺钉，视腔大小而定螺钉数量（腔越大，放置的螺钉就多）。
一样平常原 则是在腔的对角上放置螺钉。
SMA 头或其他连接器阁下必须放置螺钉。
在 SMA 头或连接器在插拔过程中不致 PCB 板变形。

腔内螺钉图

免责声明：本文系网络转载，版权归原作者所有。
如本文所用视频、图片、笔墨如涉及作品版权问题，请在文末留言奉告，我们将在第一韶光处理！
本文内容为原作者不雅观点，并不代表本公众号赞许其不雅观点和对其真实性卖力。

干货 | 深度解析电源事理图和每个元件的功能

干货 | 九种常见的元器件封装技能